Tema 4 · Ampliación de Estructura de Computadores
Test de Sistema de memoria de altas prestaciones
35 preguntas tipo test de exámenes reales de Ampliación de Estructura de Computadores.
Qué entra en este tema
- Introducción a los sistemas de memoria. Diseño de una jerarquía de cachés de alto rendimiento: reducción de la tasa de fallos, reducción de la penalización por fallo y reducción del tiempo de acierto en cachés. Organizaciones de la memoria principal. Memoria virtual. Técnicas de traducción rápida de
Según la guía docente oficial.
Preguntas falladas
Aquí irán las que falles, dejes en blanco o marques para revisar, para repasarlas después.
Configura tu test
35 preguntas de Sistema de memoria de altas prestaciones
Ejemplos de preguntas de Sistema de memoria de altas prestaciones
8 de 35 preguntas. La respuesta correcta se ve al practicar.
- 1.
Indica cuál de las siguientes sentencias es falsa:
- a)Una caché totalmente asociativa no tiene fallos de conflicto.
- b)Los fallos forzosos disminuyen cuando se aumenta el tamaño de la caché.
- c)Los fallos de capacidad se reducen cuando se aumenta el tamaño de la caché.
- 2.
En cuanto a la técnica de Blocking:
- a)Reduce la tasa de fallos al mejorar la localidad espacial.
- b)Reduce la tasa de fallos al mejorar la localidad temporal
- c)Aumenta la tasa de fallos al mejorar la localidad temporal.
- 3.
La adición de información del TLB a la parte de las etiquetas tendría sentido en:
- a)Cachés indexadas físicamente y etiquetadas físicamente.
- b)Cachés indexadas virtualmente y etiquetadas virtualmente.
- c)Tanto a) como b) son falsas.
- 4.
En general un sistema de memoria principal con un único nivel de caché no bloqueante:
- a)Resuelve la penalización media en caso de fallo de varios fallos de caché a la misma vez.
- b)además dispone de una memoria principal con bancos independientes
- c)Tanto a como b son verdaderas.
- 5.
En una caché direccionada y etiquetada físicamente:
- a)Se traduce la dirección virtual únicamente en caso de fallo de caché.
- b)Siempre debemos realizar la traducción de la dirección virtual a física.
- c)Se realiza un acceso en paralelo al TLB y a la caché.
- 6.
En una caché direccionada virtualmente y etiquetada físicamente:
- a)Se traduce la dirección virtual únicamente en caso de fallo de caché.
- b)Siempre debemos realizar la traducción de la dirección virtual a física.
- c)Se realiza un acceso en paralelo al TLB y a la caché.
- 7.
En general, aumentar la asociatividad de una cache:
- a)Disminuye los fallos por capacidad.
- b)Aumenta el tiempo de servicio en caso de acierto.
- c)Tanto a) como b) son ciertas.
- 8.
La técnica software de blocking mejora las prestaciones de la jerarquía de memoria:
- a)Explotando mejor la localidad temporal de las referencias.
- b)Reduciendo el número de accesos a memoria.
- c)Reduciendo los fallos forzosos.